So führen Sie ESD-Tests auf Systemebene korrekt durch

Heutzutage gibt es überall Hochgeschwindigkeits-USB-Kabelverbindungen mit Datenraten von bis zu 10 Gbit/s wie bei USB3 Superspeed+-Geräten oder sogar noch höher. Da Endbenutzer USB-Kabel in ihren Häusern anschließen, was elektrostatisch unsichere Umgebungen darstellt, fordern Systemanbieter ein hohes Maß an ESD-Robustheit auf Systemebene, typischerweise 15 kV Kontaktentladung gemäß IEC 61000-4-2 [1].

Es ist keine triviale Angelegenheit, Testergebnisse auf Systemebene auf Hochgeschwindigkeitsplatinen richtig zu interpretieren. Platinenhersteller (OEMs) bewerten die ESD-Robustheit ihres Systems mithilfe von Pistolentests, die nicht immer der IEC-Norm entsprechen. Insbesondere freiliegende Anschlüsse werden häufig direkt gezappt. Dieses Verfahren ähnelt dem Human Metal Model (HMM) [2]. Eine aktuelle branchenweite Ringversuchsstudie [3,4] zeigte jedoch eine sehr große Varianz bei den HMM-Tests von bis zu 5 kV. Eine Hauptursache für die Nichtreproduzierbarkeit sind Waffenartefakte, auf die weiter unten eingegangen wird.

Es wird gezeigt, dass 50-Ω-HMM-Tests stattdessen einen viel reproduzierbareren Test liefern, der darüber hinaus sehr gut mit SEED-Simulationen [5] des Systems korreliert. Selbst in diesem Fall können frühe First-Peak-Ausfälle zu deutlich schlechteren Testergebnissen als erwartet führen, da die Induktivitäten im System die Stromverteilung zwischen Schutz und SoC im ersten Peak bei niedrigen Stromstärken bestimmen. Nachfolgend wird die Grundursache im Detail beschrieben und es werden wirksame Schutzlösungen vorgeschlagen.

Was kann ich erwarten, wenn ich eine ESD-Pistole in eine USB3-Schnittstellenkarte schieße?

Ein NoiseKen ESS-2000AX mit einer TC815R-Pistole wird verwendet, um eine Kontaktentladung in einen RX-Eingang des USB-Anschlusses auf der Platine zu liefern (Abbildung 1). Die Karte wird in einen PCI-Steckplatz eines PCs gesteckt. Die Pistolenspannung beginnt bei 200 V und wird in 100-V-Schritten erhöht, bis die Platine nicht mehr funktioniert. Dies wird durch Einstecken eines Passmark PMUSB3-Loopback-Steckers in den USB-Anschluss erkannt, der die Datenrate überwacht. Sollte die USB3-Datenübertragung mit 5 Gbit/s ausfallen, schaltet das Board über separate Pins wieder auf USB2-Datenübertragung mit 480 Mbit/s um.

Es wurde festgestellt, dass die Platine ohne integrierten Schutz bei 600 V ausfällt, was die inhärente ESD-Robustheit des USB3-ICs darstellt. Bei Schutz schwankt der Ausfallpegel zwischen etwa 1 kV und 5 kV, was sowohl unerwartet niedrig als auch höchst unreproduzierbar ist.

Wie überprüfe ich, ob die Waffe den Spezifikationen entspricht?

Überprüfen Sie immer zuerst die Kalibrierung der Wellenform der Waffe, indem Sie auf ein 2-Ω-Pellegrini-Kalibrierungsziel schießen, das in einer ausreichend großen Grundebene montiert ist. Abbildung 2 zeigt ein Beispiel von drei Stromwellenformen bei 1 kV, aufgezeichnet mit einer Fischer-F65-Sonde, die an ein Tektronix DPO7254 2,5 GHz-Oszilloskop angeschlossen ist. Die Reproduzierbarkeit der Entladungen in das 2-Ω-Pellegrini-Target erweist sich als sehr gut und die Stromwellenform entspricht den Spezifikationen: Für eine 1-kV-Entladung schreibt die Norm [1] eine erste Spitzenamplitude von 3,75 A mit einer maximalen Abweichung von 15 vor % und einer 2. Spitzenamplitude von 2 A mit einer maximalen Abweichung von 30 %.

Als nächstes wird gemäß der HMM-Best-Practice-Empfehlung [2] die Wellenform der Pistole in den USB3-RX in einem PC überprüft (Abbildung 3). Das PC-Chassis definiert in diesem Fall den Boden.

Die Waffe wird auf einen SMA-Adapter abgefeuert, der mit dem RX-Eingang einer USB3-Karte verbunden ist, die hier in einem PCI-Steckplatz eines Gigabyte X99SLI-Motherboards sitzt. Die Waffe war auf wiederholte Entladungen (eine pro Sekunde) eingestellt. Es wurde mit der Hand gehalten, während seine Spitze vom SMA-Stecker gestützt wurde. Daher wurden zwischen den Entladungen keine absichtlichen Änderungen an der Konfiguration vorgenommen. Dennoch ist die aktuelle Wellenform in diesem Aufbau viel weniger reproduzierbar. Abbildung 4 zeigt, dass der 2. Peak stabil bleibt und dem Ziel entspricht (2 A), aber die Amplitude des ersten Peaks variiert jetzt zwischen 65 % und 125 % des 3,75 A-Ziels bei 1 kV, was eindeutig außerhalb der Spezifikation liegt (± 15 % [1 , 2]), im Gegensatz zu den Stromwellenformen im Pellegrini-Target (vgl. Abbildung 2).

Die Amplitude des 1. Peaks wird durch die kapazitive Kopplung der Waffenerde mit der Welterde bestimmt, die offensichtlich von der Erdungsebene um das Prüfobjekt herum beeinflusst wird. Der Einfluss der Bodenebene kann untersucht werden, indem ein Pellegrini-Target mit und ohne große Bodenebene verwendet wird. Ohne Masseebene nimmt der erste Peak um 40 % ab, was die geringere Amplitude in Abbildung 4 erklären könnte. Es ist nicht klar, was genau die unbeabsichtigten Änderungen der kapazitiven Kopplung während des wiederholten Zappens verursacht.

Kann die Waffe abgefeuert werden, obwohl ich den Abzug nicht betätigt habe?

Bei Waffentests wurde beobachtet, dass der PC manchmal zurückgesetzt wurde, wenn sein Gehäuse von der Waffe berührt wurde, obwohl der Abzug nicht gedrückt war. Da vermutet wurde, dass noch etwas Ladung an der Kanone verblieben war, wurde ein Warmbier EFM51 E-Feldmessgerät verwendet, um das Spannungs-E-Feld 2 cm von der Kanonenspitze entfernt zu messen. Es wurde festgestellt, dass sich die Spitze der Waffe nach dem Abfeuern auf das vorgesehene Ziel wieder auflädt, typischerweise innerhalb von 30 s auf etwa 10 % der voreingestellten Spannung. Der gleiche Effekt wurde bei einer anderen Waffe beobachtet, einer Schloeder SESD 30000.

Das unbeabsichtigte Aufladen der Waffe erinnert an das Problem des nachlaufenden Impulses bei HBM-Testgeräten, das vor etwa 10 Jahren entdeckt wurde [6,7]. Der Leckstrom selbst ist sehr klein und liegt in der Größenordnung von einigen µA. Wenn er jedoch auf einen Schutz mit sehr geringem Leckstrom trifft, steigt die Spannung am Schutz auf seine Klemmspannung an. Dieser Effekt kann mit einem hochohmigen (10 MΩ) Tektronix TDS754 500 MHz-Oszilloskop beobachtet werden, das an einen Schutz mit einer Klemmspannung von 6 V und einem Leckstrom deutlich unter 1 nA angeschlossen ist. Abbildung 5 zeigt den Nachlaufimpuls für eine Schloeder-Kanone nach einer 1-kV-Entladung. Der IEC-Impuls wird angezeigt. Seine Wellenform kann in dieser Zeitskala nicht aufgelöst werden. Der Leckstrom kann auf 1 kV / 50 M Ω geschätzt werden, was einem Ileak » 20 µA entspricht.

Dieser Strom ist zu gering, um einen RX-Eingang direkt zu schädigen. Wenn der Eingang jedoch hochohmig ist, liegen an seinem Eingang 10 ms lang 6 V an, wodurch empfindliche Gate-Oxide leicht beschädigt werden können. Ein USB3-RX verfügt jedoch über einen 50-Ω-Abschluss, der jeden nachlaufenden Impuls mit niedrigem Strom kurzschließen würde. Dennoch besteht bei einem geschalteten Abschluss die Möglichkeit, dass eine Störung aufgrund einer vorherigen Entladung die USB-Anwendung in einen hochohmigen Zustand versetzen könnte.

Was passiert, wenn ich das Ziel beim Betätigen des Abzugs nicht treffe?

Wenn die Waffe ausgelöst wird, ohne dass die Spitze ein Ziel berührt, lädt sich die Spitze auf die voreingestellte Spannung auf. Dies bedeutet, dass ein Kondensator von etwa 40 pF von der Spitze bis zur inneren Pistolenmasse [8] aufgeladen wird (Abbildung 6). Wenn die geladene Spitze anschließend ein Ziel berührt, entlädt sich der 40-pF-Kondensator über den Prüfling und Cg (Abbildung 7).

Die Wellenform ähnelt einem typischen ersten Spitzenstrom, aber da sich der 330-Ω-Widerstand jetzt nicht im Strompfad befindet, wird der Strom nur durch die Wellenimpedanz von Ltip und den DUT-Widerstand Rd begrenzt, was bedeutet, dass sehr hohe Spitzenströme möglich sind . Abbildung 7 veranschaulicht diesen Effekt. Im Vergleich zu einer kontrollierten Entladung in das Pellegrini-Target weist eine solche Streuentladung keinen zweiten Peak auf, da der 150-pF-Kanonenkondensator nicht entladen wird, aber die Amplitude des ersten Peaks kann viel höher sein als die Nennamplitude. Es wurden erste Spitzenstromwerte bis zum 2,5-fachen des Nennstroms beobachtet.

Kann das System durch elektromagnetisch gekoppelte Waffenstrahlung geschädigt werden?

Auch wenn die oben genannten Fehlerursachen ausgeschlossen werden, kann es schwierig bleiben, reproduzierbare Ergebnisse der Waffenprüfung zu erhalten. Die wahrscheinlichste Erklärung für die verbleibende Variation ist die elektromagnetische Kopplung der Pistolenspitze mit Leiterbahnen und E/A-Pins auf der Platine, die nicht durch den integrierten Schutz geschützt sind, wie zuvor von der HMM-Arbeitsgruppe beschrieben [2,3]. Tatsächlich zeigte die Verwendung einer Schleifensonde mit 10 mm Durchmesser Spannungen von bis zu 5 V um den USB3-SoC herum, als die Waffe auf den RX auf der anderen Seite der Platine, 10 cm entfernt, abgefeuert wurde. Die systematische Untersuchung der EM-Kopplung ist komplex [9,10] und würde den Rahmen dieses Artikels sprengen, aber diese Beispiele veranschaulichen einmal mehr die Volatilität von Pistolentests an Leiterplatten in einem anderen System.

Wie reproduzierbar ist ein Pistolentest auf Hochgeschwindigkeits-Schnittstellenkarten?

Wir haben festgestellt, dass in einem typischen Aufbau, der von OEMs für Systemtests verwendet wird, die zweite Spitze relativ stabil ist und immer den Spezifikationen entspricht, die Stromamplitude der ersten Spitze jedoch je nach Modell zwischen 50 % und 250 % oder mehr des Nennwerts variieren kann HMM-Modell. Darüber hinaus können schwer zu verhindernde Streuentladungen sogar höhere Ströme oder Spannungen erzeugen, als in der Spezifikation IEC 61000-4-2 zulässig.

Gibt es eine bessere Möglichkeit, Tests auf Systemebene an Hochgeschwindigkeits-Schnittstellenkarten durchzuführen?

Ein 50-Ω-HMM-System bietet im Allgemeinen eine viel bessere Reproduzierbarkeit. Wir zeigen dies anhand eines HPPI 3010C TLP-Systems, das auch in der Lage ist, HMM-Wellenformen in 50 Ω zu erzeugen.

Zunächst haben wir die Fehlersignatur eines ungeschützten USB-IC ermittelt, indem wir einen HMM-Test des Boards ohne Schutz durchgeführt haben. Eine typische HMM-IV-Kurve für den IC selbst ist in Abbildung 8 dargestellt.

Zur Funktionsprüfung wurde die HMM-Messung alle 100 mA unterbrochen. Dazu wurde die Karte in einen PCI-Steckplatz des PCs gesteckt und ein Test der USB3-Verbindung mit dem Passmark USB-Loopback-Stecker durchgeführt.

Es wurde festgestellt, dass es bei einem zweiten Spitzenstrom von 1,8 A zu einem Funktionsausfall kommt (Abbildung 8 – Einschub). Der erste Spitzenstrom beträgt bei dieser Einstellung 2,4 A und die erste Spitzenspannung beträgt 23 V. Ein Ausfall des internen IC-Schutzes, angezeigt durch erhöhte Leckage, tritt erst bei 4,7 A des zweiten Spitzenstroms auf.

Weitere Messungen zeigen, dass Impulse negativer Polarität weniger kritisch sind. Ein Ausfall tritt erst bei einem ersten Spitzenstrom von -5,4 A auf. Daher konzentrieren wir uns im weiteren Verlauf dieses Artikels auf den positiven Spitzenstrom.

Tritt der Systemausfall im ersten oder im zweiten Peak auf?

Um die Wirkung des ersten und zweiten Peaks zu trennen, wurden TLP- und vf-TLP-Tests getrennt an frischen Brettern ohne Schutz durchgeführt. Abbildung 9 zeigt die Strom- und Spannungswellenformen der 1 ns / 600 ps vf-TLP-Messung nach einem Funktionsausfall. Der Fehlerstrom beträgt 2,5 A und die Fehlerspannung 21 V, was sehr gut mit den HMM-Ergebnissen übereinstimmt.

Diese Ergebnisse zeigen deutlich, dass Funktionsausfälle auftreten, wenn der erste Spitzenstrom etwa 2,5 A erreicht. Abbildung 8 (Einschub) zeigt, dass bei einem ersten Spitzenstrom von 2,5 A der Strom im zweiten Spitzenstrom nur 1,8 A beträgt, also viel niedriger als It2 = 4,1 A. Darüber hinaus entspricht, wie oben erwähnt, der Funktionsausfall bei 2,5 A des ersten Spitzenstroms der beobachteten Fehlersignatur in den HMM-Tests.

Beachten Sie, dass ein Fehlerstrom von 2,5 A gering erscheinen mag, aber typisch für Hochgeschwindigkeits-Kommunikations-SoCs ist. Die erste Spitzenstromwellenform ist vergleichbar mit einer CDM-Ladung, allerdings mit einer etwas langsameren Anstiegszeit. Eine aktuelle JEDEC-Veröffentlichung [11] listet die erwarteten CDM-Spitzenströme für 10–20 Gbit/s-Geräte auf, da eine Amplitude von 2–3 AA und 2,5 A unter Berücksichtigung der Gehäusekapazität in eine äquivalente CDM-Ausfallspannung von etwa 150 V übersetzt wird [12]. .

Die Tatsache, dass der erste Peak zu einem Funktionsausfall führt, ohne dass es zu einem merklichen Anstieg der Leckage kommt, legt nahe, dass es sich bei der Fehlerart wahrscheinlich um einen Gate-Oxid-Fehler handelt.

Aber die Ausfallspannung ist viel höher als die Gate-Oxid-Ausfallspannung…?

Die interne Gate-Spannung und die extern gemessene Spannung sind nicht identisch. Wie hoch ist die interne Spannung auf dem SoC-Silizium, wenn eine externe Spannung Vt2 = 21 V beobachtet wird?

Der SoC ist drahtgebondet. Aufgrund der Länge der Bonddrähte wird die SoC-Induktivität auf etwa 3,5 nH geschätzt. Die entsprechende Spannung während der Anstiegsflanke des ersten Peaks beträgt etwa V = L.di/dt ≈ 14,5 V für dt ≈ 0,6 ns. Dies ergibt eine interne SoC-Fehlerspannung von etwa Vf = 21–14,5 V = 6,5 V.

Der OEM bestätigte, dass der SoC in einer 65-nm-CMOS-Technologie mit einer Gateoxiddicke von 1,9 nm hergestellt wird. Die NMOS-Gate-Oxid-Durchbruchspannung für ein solches Gate-Oxid beträgt bei einer Impulsdauer von 1 ns etwa BVox = 6,4 V [13]. Dies bestätigt die Annahme, dass ein Funktionsausfall vorliegt, da BVox ≈ 6,4 V bei 2,5 A des ersten Spitzenstroms überschritten wird.

Bei einem ersten Spitzenstrom von 2,5 A beträgt der Strom im zweiten Spitzenstrom 1,8 A und die Spannung 3,8 V, wovon 0,5 V auf die induktive Überschwingung zurückzuführen sind, die aufgrund der längeren Anstiegszeit (dt = 10 ns) geringer ausfällt. Daher ist die Spannung in der zweiten Spitze zu niedrig, um eine Beschädigung des Gate-Oxids zu verursachen.

Darüber hinaus wurden auch Pistolentests an den ungeschützten USB-Platinen durchgeführt. Sie zeigten einen Ausfallpegel von 600 V, was einem ersten Spitzenstrom von Ifail = 2,5 A entspricht, da 1 kV einem ersten Spitzenstrom von 3,75 A entspricht.

Was passiert, wenn ich einen integrierten Schutz hinzufüge?

Lassen Sie uns zunächst die elektrische Reaktion einer USB3-Karte mit Schutz mithilfe von TLP-Tests untersuchen (Abbildung 11), da die Messungen einfacher zu interpretieren sind. Aus Gründen der Kompatibilität mit einem HMM-Impuls wurde eine Anstiegszeit von 0,6 ns gewählt. Es gibt einen Onboard-Serienwiderstand Rb =1 Ω (vgl. Abbildung 1). Der Einschub zeigt den Beginn der Spannungswellenform jeder Kurve kurz vor der Auslösung (blau) und kurz danach (grün).

Betrachten Sie zunächst die IV-Kurve: Bei niedrigen TLP-Strömen liegt die Spannung unter Vt1 und der Schutz hat noch nicht ausgelöst. Der gesamte Strom fließt daher in den internen Schutz des SoC. Abbildung 11 zeigt, dass der interne Schutz bei etwa 1 V auslöst und einen Rs ≈ 1,5 Ω hat (vgl. Abbildung 1). Mit dem zusätzlichen Rb = 1 Ω beträgt der Gesamtwiderstand im Pfad zum SoC etwa 2,5 Ω. Bei etwa 0,6 A wird die Auslösespannung Vt1 ≈ 8 V überschritten und es fließt Strom über den Platinenschutz. Die Spannung fällt dann auf die Schutz-Snapback-Spannung Vsb ≈ 1,7 V ab. Beachten Sie, dass Vt1 bereits beim anfänglichen Überschwingen des TLP-Impulses erreicht wird. Dieses Überschwingen ist auf die Gesamtinduktivität von etwa 5 nH im Pfad zum SoC zurückzuführen (3,5 nH für die SoC-Bonddrähte und zusätzliche 1,5 nH für die nicht idealen PCB-Leiterbahnen und den 1-Ω-Widerstand). Dies ergibt einen geschätzten Spannungsüberschuss von etwa 5,5 V, der gut mit dem beobachteten Überschuss von etwa 6 V in Abbildung 11 übereinstimmt.

Dies zeigt, dass jede Induktivität zwischen dem On-Board-Schutz und dem On-Chip-Schutz zum Auslösen des On-Board-Schutzes beiträgt. Es ist wichtig zu beachten, dass die Induktivität des integrierten Schutzes von etwa 3 nH (hauptsächlich aufgrund seiner Bonddrähte) keinen Einfluss auf die Auslösespannung hat. Dies liegt daran, dass bis zum Auslösen des Schutzes kein Strom durch den Schutz fließt und daher kein L.dI/dt über die Schutzinduktivität fließt. Der Schutz löst bei einem sehr geringen Strom von ca. It1 ≈ 50mA aus. Daher ist L.dI/dt des Schutzes unmittelbar nach dem Auslösen sehr klein und liegt in der Größenordnung von 0,25 V.

Bei höheren Strömen kann die Schutzinduktivität jedoch nicht mehr vernachlässigt werden, wie wir weiter unten sehen werden.

Die TLP-Messung des USB3-Boards mit integriertem Schutz beweist, dass die Ursache der vorzeitigen Ausfälle nicht mit einem Triggerfehler des Schutzes zusammenhängt. Der Schutz löst bei I ≈ 0,6 A TLP-Strom aus, was dem zweiten Spitzenstrom einer HMM-Entladung entspricht. Der entsprechende erste Spitzenstrom beträgt etwa das Doppelte dieses Stroms, also etwa 1,2 A. Dies ist viel niedriger als die 2,4 A, bei denen das SoC ausfällt (siehe vorheriger Abschnitt). Wir können daher ein Versagen des Schutzauslösers als Grundursache ausschließen.

Wie kann ich Reststrom und Spannung im IC messen?

Der Reststrom in den IC wurde definiert (Abbildung 12, aus [14]) als der ESD-Strom, der nicht in das externe TVS, sondern stattdessen in den IC fließt. Die Größe hängt von den relativen Impedanzen in jedem Strompfad und der Einschaltspannung des internen und externen Schutzes ab. Die Restspannung ist die Spannung am zu schützenden IC-Pin, die über die an das TVS angeschlossenen Platinenkomponenten anliegt.

Es ist nicht einfach, den Reststrom im RX (Abbildung 1) zu messen, ohne die Platine zu modifizieren, z. B. durch Hinzufügen einer integrierten Stromschleife um die Leiterbahn. Darüber hinaus ist der Gate-Anschluss hinter den Bonddrähten verborgen, sodass wir die Gate-Spannung nicht direkt messen können. Um diese Parameter zu messen, haben wir ein USB3-System-Evaluierungsboard gebaut, das die realen Komponenten genau nachahmt.

Das in Abbildung 1 dargestellte Schema des geschützten RX-Eingangs der USB3-Karte kann in das in Abbildung 13 dargestellte Ersatzdiagramm vereinfacht werden.

Lc und Rc stellen die Induktivität und den Widerstand des Schutzes dar, Lb und Rb die entsprechende Induktivität und den Widerstand der Platine und schließlich Ls und Rs die Induktivität und den Widerstand des SoC.

Da die internen SoC-Knoten für elektrische Messungen nicht zugänglich sind, wurde ein Evaluierungsboard gebaut (Abbildung 14), bei dem zwei in Durchlassrichtung vorgespannte Dioden den internen Schutz ersetzen. Eine Diode stellt die Up-Diode des schienenbasierten Schutzes im SoC dar und die zweite die Klemme. Durch Messen der Spannung am Punkt P kann auf den Strom im Ersatz-SoC geschlossen werden. Der Pistolenstrom am Punkt A wird mit einer Tektronix F-65-Stromzange gemessen.

Abbildung 15 zeigt die gemessenen Ströme in das Ersatz-SoC im Vergleich zum gesamten Pistolenstrom für eine 1-kV-Pistolenentladung. Der zweite Peak wird durch den Schutz deutlich reduziert (10x), der erste Peak wird jedoch nur um das 3x reduziert.

Der Grund für diesen Unterschied ist die dynamische Impedanz Z = ωL der Induktivitäten in Schutz, SoC und PCB. Aufgrund der schnellen Anstiegszeit im ersten Peak (entsprechend einer hohen Frequenz) ist die Impedanz im ersten Peak am signifikantesten und im zweiten praktisch vernachlässigbar. Daher wird im ersten Peak eine induktive Stromverteilung zwischen Schutz und SoC hergestellt. Die Induktivitätswerte ergeben einen Strom zum SoC, der etwa 40 % des gesamten Pistolenstroms während der ersten Spitze beträgt. Dies bedeutet, dass, obwohl der Schutz auslöst, immer noch 40 % des ersten Spitzenstroms in den SoC fließen.

Kann ich Entladungen auf Systemebene simulieren?

Die induktive Stromverteilung kann mithilfe eines SEED-Simulationsansatzes [5] anhand des Schemas in Abbildung 14 simuliert werden. Ein Vergleich von Abbildung 15 und Abbildung 16 zeigt, dass simulierte und gemessene Stromwellenformen sehr gut übereinstimmen. Die Simulationen reproduzieren den in den Messungen beobachteten Unterschied in der Peakreduktion sehr gut.

Warum scheitert der Vorstand also vorzeitig?

Im vorherigen Abschnitt haben wir gezeigt, dass der USB3-SoC ausfällt, sobald der erste Spitzenstrom 2,4 A überschreitet. Bei diesem Strom beträgt die Spannung inklusive induktiver Überschwingung am Schutz etwa 21 V, was deutlich größer ist als die Auslösespannung Vt1 = 8 V Die Induktivität des Schutzes hat keinen Einfluss auf die Auslösung des Schutzes, verringert aber die Menge des ersten Spitzenstroms, der vom Schutz überbrückt werden kann, wodurch das SoC bei höheren Strömen gefährdet wird. Der erwartete Ausfallpegel der Platine mit Schutz beträgt 2,4 A / 40 % = 6 A. Dies würde zu einer erwarteten Pistolenausfallspannung von etwa 2,5 kV führen (unter Berücksichtigung des reduzierten ersten Spitzenwerts aufgrund unzureichender Pistolenerdung im PC).

Beim Test des USB3-Boards im PC wurde festgestellt, dass die Variabilität der Pistolentestergebnisse sehr groß ist: Es wurden Fehlerpegel zwischen 1 kV und 5 kV festgestellt. Folgende Faktoren erklären dieses Ergebnis:

Der kritische Faktor, der den Ausfall der USB3-Karte bestimmt, ist der erste Strom in den SoC. Bei Überschreiten von 2,5 A kommt es zu einem dauerhaften Funktionsausfall.

Aufgrund der induktiven Stromverteilung zwischen Schutz und SoC fließt eine große Menge an Reststrom in den SoC, obwohl der Schutz ausgelöst hat, was zu einem niedrigeren als erwarteten Systemdurchlasspegel von etwa 2,5 kV führt.

Die große Variabilität des ersten Spitzenstroms der NoiseKen-Pistole (50–250 %) führt zu einer großen Variation der Testdurchlaufniveaus der Pistole von 1 kV bis 5 kV.

Wie können wir den Schutz von Hochgeschwindigkeitsschnittstellen verbessern?

Erstens kann ein sorgfältiges Platinendesign zur Vermeidung von Parasiten im Zusammenhang mit den PCB-Leiterbahnen [14] die gesamte ESD-Leistung erheblich beeinträchtigen. Es ist aber auch möglich, die Schutzeinrichtungen zu verbessern. Der in den vorherigen Kapiteln verwendete Schutz war drahtgebunden. Die Bonddrähte weisen eine erhebliche Serieninduktivität auf. Eine Lösung besteht darin, ein Gehäuse mit Cu-Säulen anstelle von Bonddrähten zu verwenden [16], was die Serieninduktivität des Schutzes verringert.

Die effektive Induktivität ist schwer direkt zu messen, sie kann jedoch durch Vergleich des 3-dB-Punkts in den Einfügedämpfungsmessungen beider Schutzvorrichtungen abgeleitet werden [16]. Die resultierenden Induktivitäten betragen 3 nH für den drahtgebundenen Schutz und etwa 1 nH für den mit den Cu-Säulen.

Eine noch effektivere Lösung ist die Verwendung einer Gleichtaktdrossel mit integriertem Schutz [17], die eine Induktivität von etwa 35 nH zwischen Schutz und SoC hinzufügt. Da die Induktivitäten für beide Differenzleitungen gekoppelt sind, ist die effektive Gegentaktinduktivität nahezu Null. Daher kann eine Gleichtaktdrossel den ESD-Schutz des Systems erheblich verbessern, ohne sich negativ auf Differenzsignale (Datensignale) auszuwirken.

Die drei Lösungen mit Bonddrähten, Cu-Säulen und Gleichtaktdrossel wurden anhand von Messungen und SEED-Simulationen verglichen. Die Ergebnisse der ersten Peak-Messungen auf einer System-Evaluierungsplatine (siehe vorheriger Abschnitt) sind in Abbildung 17 dargestellt und mit simulierten ersten Peak-Amplituden verglichen. Tabelle 1 fasst die gemessenen und simulierten ersten Spitzenamplituden zusammen. Die Übereinstimmung zwischen SEED-Simulationen und Messungen ist sehr gut.

1.03

Tabelle 1: Erster Spitzenstrom auf dem Evaluierungsboard (Abbildung 14)

Wir sehen, dass die Verwendung eines Schutzes mit Cu-Säulen die ESD-Leistung des Systems verbessert, indem der Reststrom um 30 % verringert wird. Den besten Schutz bietet eine Gleichtaktdrossel, die den Fehlerstrom um den Faktor >10 reduziert! Der Hauptgrund für diese verbesserte Leistung liegt darin, dass die Gleichtaktdrossel eine zusätzliche Induktivität zwischen Schutz und SoC hinzufügt. Aufgrund der gekoppelten Spulen ist die Induktivität für differenzielle USB3-Signale jedoch sehr klein, was bedeutet, dass die Signalintegrität sehr gut bleibt.

Was bedeutet diese Lösung in Bezug auf kV?

Die vorgeschlagenen Lösungen wurden auf den USB3-Boards mittels HMM-Tests verifiziert. Zum Vergleich wurden die Tests mit dem ursprünglichen drahtgebundenen Schutz wiederholt. Die Ergebnisse sind in Tabelle 2 zusammengefasst. Die ersten beiden Spalten zeigen die Pass- und Fail-Ströme im ersten Peak. Die dritte Spalte zeigt den erwarteten Ausfallstrom, basierend auf der simulierten Reduzierung des ersten Peaks (Tabelle 1). Es besteht eine gute Übereinstimmung zwischen den simulierten und den beobachteten Fehlerströmen, was bestätigt, dass die induktive Stromverteilung ein gutes Modell zur Erklärung der relativen Wirksamkeit der verschiedenen Schutzmaßnahmen ist.

2.4

Tabelle 2: HMM- und Waffentestergebnisse der vorgeschlagenen Lösungen

Die letzten beiden Spalten von Tabelle 2 zeigen die beobachteten Pass- und Fail-Spannungen der verschiedenen Lösungen während des Pistolentests (NoiseKen, Einzelschüsse, positiv). Die Verwendung der Schutzvorrichtungen mit Cu-Säulen erhöht den ESD-Durchlassgrad (Pistole) auf über 6 kV. Durch den Einsatz der Gleichtaktdrossel wird die ESD-Robustheit auf 15 kV erhöht. Die HMM-Ergebnisse stimmen mit den Ergebnissen des Waffentests überein.

Für einen echten Waffentest müssen positive und negative Polaritäten getestet werden, normalerweise 10x bei jeder Einstellung. Bei negativen Polaritäten ist das SoC weniger empfindlich (der erste Spitzenfehlerstrom während des HMM beträgt Ifail ≈ 5,4 A. Daher wird die Gesamtfehlerspannung durch den Fehler bei positiver Polarität bestimmt.

Was sind die grundsätzlichen Empfehlungen?

Es hat sich gezeigt, dass die Hauptursache für den frühen Ausfall einer USB3-Karte ein übermäßiger Reststrom während der ersten Spitze der HMM-Entladung ist. Der Schutz löst die zweite Spitze der Entladung aus und absorbiert sie, die erste Spitze wird jedoch nicht ausreichend unterdrückt. Dies ist auf eine induktive Stromverteilung zwischen Schutz und SoC zurückzuführen.

Die Verwendung eines Schutzes mit geringerer Induktivität (mit bleifreien Cu-Säulen) verbessert die ESD-Robustheit auf 6 kV. Die Verwendung einer Gleichtaktdrossel erhöht die ESD-Robustheit weiter auf 15 kV, da die Gleichtaktdrossel zusätzliche Induktivität zwischen Schutz und SoC hinzufügt. Aufgrund der gekoppelten Spulen ist die Induktivität für differenzielle USB3-Signale jedoch sehr klein, was bedeutet, dass die Signalintegrität sehr gut bleibt.

Abschließend wurde festgestellt, dass die vielen entdeckten Waffenartefakte die Ergebnisse von Waffentests nicht reproduzierbar machen. Es wird daher empfohlen, Hochgeschwindigkeits-Anwendungskarten, wie z. B. USB3-Karten, stattdessen mithilfe eines 50-Ω-HMM zu charakterisieren.

Verweise

Guido Notermans ist ESD Fellow bei Nexperia Semiconductors in Hamburg. Er schloss 1980 sein Studium der Experimentalphysik an der Universität Utrecht ab und promovierte 1984 in Plasmaphysik. Anschließend wechselte er zu Philips Semiconductors, wo er in den Philips Research Labs in Eindhoven III-V-Halbleiterlaser entwickelte. Ab 1995 arbeitete er als Senior ESD Principal für Philips Semiconductors. 1999 wechselte er als Forschungs- und Entwicklungsleiter für elektrooptische Geräte zu Infineon Fiber Optics in Berlin. Im Jahr 2005 kehrte er in den Bereich ESD zu Philips Semiconductors Zürich zurück, das 2006 zu NXP wurde. Im Jahr 2013 zog Dr. Notermans nach Hamburg, um in der BU Standard Products von NXP eigenständige (off-chip) ESD-Schutzgeräte zu entwickeln ist jetzt Nexperia. Er kann unter [email protected] erreicht werden.

Die EOS/ESD Association ist mit mehr als 2.000 Mitgliedern weltweit die größte Branchengruppe, die sich der Weiterentwicklung der Theorie und Praxis der ESD-Vermeidung widmet. Leser können mehr über den Verband und seine Arbeit unter www.esda.org erfahren.

esdguido notermansHochgeschwindigkeitsschnittstelleHochgeschwindigkeits-USBMai 2018Testen

Deine Email-Adresse wird nicht veröffentlicht.

Kommentar

Name*

Email*

Webseite

Speichern Sie meinen Namen, meine E-Mail-Adresse und meine Website in diesem Browser für den nächsten Kommentar.

D